Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-009968

(43) Date of publication of application: 16.01.1988

(51)Int.CI.

H01L 27/14 H01L 21/76

H04N 5/335

(21)Application number : **61-152707**

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:


01.07.1986

(72)Inventor: OOTA YOSHINORI

(54) ELEMENT ISOLATION OF ELECTROSTATIC INDUCTION TRANSISTOR IMAGE SENSOR

(57)Abstract:

PURPOSE: To invert an Si surface in the bottom of a trench even under any bias conditions, and to form a parasitic channel by increasing the first impurity concentration of a first semiconductor substrate being in contact with the cut trench in the first semiconductor substrate containing a first impurity and isolating an element.



CONSTITUTION: A trench is dug to an Si substrate on which an epitaxial layer 2 is shaped, and an N-type impurity is doped to Si on the inside of the trench by using Pocl3, phosphorus-doped SiO2, arsenic-doped SiO2, etc., as an Si surface except the trench is left as it is masked. Si in the trench is insulated by a thin thermal oxide film 26, and the trench is buried with non-doped

polysilicon 27. Polysilicon 27 in the trench and the surface of the Si substrate are oxidized to form a thick oxide film 28, and subsequent processes are executed, thus shaping a p+ gate 29. Accordingly, the threshold of a parasitic MOS transistor can be increased, and channels between gates in adjacent elements can be turned OFF at all times even under any bias conditions during the operation of an image sensor.

LEGAL STATUS

Searching PAJ Page 2 of 2

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

PAT-NO:

JP363009968A

DOCUMENT-IDENTIFIER: JP 63009968 A

TITLE:

ELEMENT ISOLATION OF ELECTROSTATIC INDUCTION

TRANSISTOR

PUBN-DATE:

January 16, 1988

INVENTOR-INFORMATION:

NAME

OOTA, YOSHINORI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OLYMPUS OPTICAL CO LTD

N/A

APPL-NO:

JP61152707

APPL-DATE:

July 1, 1986

INT-CL (IPC): H01L027/14, H01L021/76, H04N005/335

US-CL-CURRENT: 257/446, 257/E27.148

ABSTRACT:

PURPOSE: To invert an Si surface in the bottom of a trench even under any

bias conditions, and to form a parasitic channel by increasing the

impurity concentration of a first semiconductor substrate being in contact with

the cut trench in the first semiconductor substrate containing a first impurity

and isolating an element.

CONSTITUTION: A trench is dug to an Si substrate on which an epitaxial layer

2 is shaped, and an N-type impurity is doped to Si on the inside of the trench

by using Pocl<SB>3</SB>, phosphorus-doped SiO<SB>2</SB>, arsenicdoped

SiO < SB > 2 < /SB >, etc., as an Si surface except the trench is left as it is

masked. Si in the is insulated by a thin film 26, and the

is buried with non-doped polysilicon 27. Polysilicon 27 in the trench

and the surface of the Si substrate are oxidized to form a thick oxide film 28,

and subsequent processes are executed, thus shaping a p<SP>+</SP> gate 29.

Accordingly, the threshold of a parasitic MOS transistor can be increased, and

channels between gates in adjacent elements can be turned OFF at all times even

under any bias conditions during the operation of an

COPYRIGHT: (C) 1988, JPO&Japio

⑫ 公 開 特 許 公 報 (A) B

昭63-9968

@Int_CI_4

識別記号

庁内整理番号

43公開 昭和63年(1988)1月16日

H 01 L 27/14 21/76

5/335

A-7525-5F L-7131-5F

C-8420-5C

C 審査請求 未請求 発明の数 2 (全7頁)

劉発明の名称

H 04 N

静電誘導トランジスタイメージセンサの素子分離法

②特 願 昭61-152707

②出 願 昭61(1986)7月1日

⑫発 明 者 太 田

好 紀

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

②出 願 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

砂代 理 人 弁理士 最上 健治

明細書

1. 発明の名称

静電誘導トランジスタイメージセンサの素子分離法

- 2. 特許請求の範囲
- (i) 静電誘導トランジスタを光電変換素子として 構成されるイメージセンサの第1不純物を含む 第1半導体基板に溝を掘り、設溝の内面に組縁 膜を被者しポリシリコンで溝を埋め戻して素子 を分離する方法において、前記溝に接する第1 半導体基板の第1不純物濃度を高めることを特 徴とする静電誘導トランジスタイメージセンサ の素子分離法。
- (2) 前記簿の底部に接する第1半導体基板の第1 不純物濃度を選択的に高めることを特徴とする 特許請求の範囲第1項記載の静電誘導トランジ スタイメージセンサの素子分盤法。
- (3) 静電誘導トランジスタを光電変換素子として 構成されるイメージセンサにおいて、第1不純 物を含む第1半導体基板に構を掘り、該溝の側

面にのみ絶縁膜を被着し、ポリシリコンで溝を 埋め戻すことを特徴とする静電誘導トランジス タイメージセンサの素子分離法。

- (4) 前記ポリシリコンは、ノンドープポリシリコンであることを特徴とする特許請求の範囲第3 項記載の静電誘導トランジスタイメージセンサの妻子分群法。
- (5) 前記ポリシリコンは、第1不純物を含むポリシリコンであることを特徴とする特許請求の範囲第3項記載の静電誘導トランジスタイメージセンサの素子分離法。
- (6) 前記簿の側面にのみ絶縁膜を被着し、抜簿の 底部の第1半導体基板の第1不純物濃度を高め た後、ノンドープポリシリコンで埋め戻すこと を特徴とする特許請求の範囲第3項記載の静電 誘導トランジスタイメージセンサの素子分離法。
- 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、静電誘導トランジスタ(SIT)を 光電変換素子として構成されるイメージセンサの 煮子分魁法に関する.

〔従来の技術〕

•

近年、摄像デバイスの固体化は急速に進みつつあり、例えばCCD型、MOS型固体摄像素子を用いたビデオカメラが市場に出回っている。固体摄像素子の応用分野はホームビデオカメラに限らず、視覚センサとして工業用ロボット、防犯カメラ、天文観測、スチルカメラ等の多方面に広がっている。かかる固体優像素子に対する要求項目の一つに高感度化がある。スチルカメラの超小型化に対する強いニーズに応えるためには、摄像素子の高感度化が必須の要件になっている。

SITを光電変換素子として用いるラインセンサや固体攝像素子は、光電荷を素子内部で増幅できるため、高感度イメージセンサとしての期待が持たれている。第6図はSITイメージセンサが高感度であることに着目して、1つのセル寸法を縮小し、微細なセルで構成したSITイメージセンサのセルの断面を示す図であり、n・基板1を

光電荷によるゲート電位の増加分が、光信号読み出し期間中に、ポリシリコン7. ゲート酸化膜 6. p・ゲート拡散層 4 からなるゲート容量を介して、p・ゲート拡散層 4 に加えられるゲートバイアス電圧に加算されるため、ソース拡散層 5 とドレイン基版 1 との間には光電荷の蓄積量に対応する大きな出力電流が流れ、光信号が読み出される。

SITイメージセンサのセル構成は、光電変換と増幅作用とが1つのSIT内で行われるため、1つのセル当たり1個のトランジスタでよく、微細化を行うには、素子分離領域の縮小化が問題であり、この点を解決する手段として、第5図にレンチ分離部3は分離領域に異方性エッチングにより、満を握り、満ま面を熱酸化限等の絶縁膜10で絶縁した後、通常ノンドーブはリンリコン11で埋めり、1元で埋して形成される。この時の分離幅はシリコン異方性エッチングのマスク福で決まり、1元間で現方性エッチングのマスク福で決まり、1元間での分離幅は容易に達成できる。

ドレインとし、その上に成長させた n・エピタキシャル暦 2 内にトレンチ分離部 3 で分離されたいる I T セル I . 国がアレイ状に配置されている 状態を示している。 1 つのセルは p・拡散層 5 で形成されるゲート、浅い n・拡散層 5 で形成されるゲート、 で 登を形成する ための がっための が いった ない で とり シリコン 7 、 並びにソースを形成する n・ 拡散 層 5 からコンタクトを取るためのポリシリコン 8 からなっている。 そして ゲート酸化膜 6 . ソース 数 からなっている。 そして ゲート酸化膜 6 . ソース 数 散層 5 以外のシリコン表面は厚い酸化膜 9 で 覆われている。

このように構成されているSITセルにおける 光電変換は、p゚ゲート拡散層4,n゚エピタキシャル層2,n゚ドレイン恭仮1からなるpinホトダイオードで行われる。光蓄積期間に、このホトダイオードは逆パイアスされ、光入射によって発生する電子はn゚ソース拡散層5かn゚ドレイン基仮1へ逸げ、ホールはp゚浮遊ゲート拡散層4に蓄積され、ゲート電位を上昇する。そして

第6図のSITセルIは、n・基板1まで到達する深いトレンチ分離部3によってSITセルⅡ.
Ⅲから絶縁される。トレンチ分離部3はポロン拡散に対するストッパとしても働くので、トレンチ分離部3を形成してからp・ゲート拡散層4はトレンチ分離部3のところで止まる。すなわちトレンチ分離部3とp・ゲート拡散層4とを直接接触させることができるので、トレンチ分離法はSIT微細化セルの分離法として適しているものである。

(発明が解決しようとする問題点)

トレンチ分離法をSITセル分離に用いる時に、 注意すべき点は、アレイ動作において隣接p・ゲートに異なる電圧が加わった時に、両p・ゲート 間に寄生チャネルができる可能性があることであ る。例えば第7図(2)に示すように、トレンチ分離 部15が後くトレンチ底部16の不純物濃度が低い場 合には、隣接ゲートGI、GIに異なる電圧、例え ばゲートGIに電圧 Vocが加わっていると、トレ ンチ側面17及び底部16の N型シリコン表面が反転 しP型チャネル18を形成し、両ゲートC₁、 C₂が 導通してしまう可能性がある。

第7図Wの等価回路を第7図四に示す。SITのドレイン基板1には、アレイ動作中一定の正電圧V。が加えられており、分類部15内のポリシリコン19にはゲートG。の電圧V。が寄生容量C。とC。とに分割されて加わるので、トレンチ内ポリシリコン19の電圧V。。は次式で与えられる。

$$V_{ros} \simeq \frac{C_s}{C_s + G_s} \cdot V_{so} \simeq \frac{1}{2} V_{ss}$$

トレンチ内ボリシリコン19は通常ノンドーブなので非常に大きな抵抗20を持っており、ポリシリコン19の電圧はゲート電圧 Veeの変化に瞬時に追随して上式の値になることはないが、隣接ゲート G., G.間に寄生容量 C., C.と寄生抵抗20でバイアスされる浮遊寄生 M O S トランジスタ21が存在することになり、これは正常なアレイ動作を阻害することになりかねない。

上記第6図と第7図Wには、それぞれ極端な例として、トレンチ分離部の底部がn・基板1まで

ところが深いトレンチを形成するには異方性エッチングのための厚いマスクが必要であり、更に異方性エッチング処理にも長時間を要するため、プロセスの負担が増すのみならず、異方性エッチングによる損傷がデバイス特性に悪影響を与えることも考えられる。

以上のように、SITイメージセンサのセル間分離を行うためトレンチ分離方式を用いた場合、 講接するセルのp・ゲート間に電位差が生ずると、 両p・ゲートをソース・ドレインとし、トレンチ 分離部を浮遊ゲートとする寄生MOSトランジスタがONすることにより、隣接するセルのp・ゲート間が認過し、セル分離が阻害されるNする。この寄生MOSトランジスタがONする。 ははトレンチ深さ(トレンチ底部での不純物濃度)、トレンチ下のSiO:/Si 界面での界面単位を高く に依存し、トレンチ深さを深くすれば関値を高く することができるが、トレンチでは関値を高く す場合には、前記の如く種々の問題点が生ずる。

本発明は、従来のSITイメージセンサの素子

このようなエピタキシャル層不純物濃度のプロファイルと動作中のデバイス各部の電圧を考慮して、隣接 p・ゲート間に寄生チャネルが形成されるのを防ぐのに十分なトレンチ深さを決める必要がある。しかし、トレンチ下のSi 表面を反転させるための関値電圧は、トレンチでのSi O・/Si 界面単位密度等に依存して不安定であることも考えられ、したがって寄生チャネルの形成を完全に防ぐためには、十分余裕をもって深いトレンチを提ることで対処せざるを得ない。

分離にトレンチ分離方式を用いた場合における上記問題点を解決するためになされたもので、SITを光電変換索子として構成されるラインセンサあるいは固体機像装置等のイメージセンサにおいて、デバイスの動作中のどのようなバイアス条件下においても、トレンチ底部のSI表面が反転して寄生チャネルが形成されることのないトレンチ分離による索子分離法を提供することを目的とする。

(問題点を解決するための手段及び作用)

コンで講を埋め戻して素子を分離するものである。 素子分離法を上記第1発明のように構成することにより、寄生MOSトランジスタの関値を上げることができるので、イメージセンサの動作中のどのようなパイアス条件下においても、膿接素子のゲート間のチャネルを常時オフにしておくことができ、良好な素子分離を計ることができる。 生MOSトランジスタを除去して濃接素子のゲート間に寄生チャネルの形成を阻止することができ、良好な素子分離を計ることができる。

(実施例)

ή.

以下実施例について説明する。

先に第 T 図ω、 ωにおいて示した、隣接セルの p・ゲート G ... G * とトレンチ分離部15で構成される寄生 M O S トランジスタのチャネル18を常時オフにしておくには、 S . T アレイ動作中にトレンチ内ポリシリコン19に容量 C ... C * を介して加わる食電圧よりも、寄生 M O S トランジスタの関値を負側に設定しておけばよい。そしてこの寄生

進み、p*ゲート29を形成する。

一方、第2図に示したトレンチ分離構造を作成 するには、厚い酸化膜等をマスクにしてSi基板に トレンチを掘り込み、トレンチ内Siを薄い熱酸化 膜等31で絶縁した後、リンやヒ素の垂直イオン注 入でトレンチ底部のSiにのみ選択的にN型不純物 を導入する。この時導入したN型不純物によって トレンチ底郎にN型眉32が形成される。トレンチ はノンドーブポリシリコン33によって埋め戻され、 トレンチ内ポリシリコン33とSi表面とを厚い酸化 膜34で覆い、以後のプロセスに進み、p・ゲート 35等を形成する。この構成例ではトレンチ底部に のみ選択的にN型周32が形成されるので、このN 型層32とp、ゲート35とは直接には接触しない。 したがって寄生MOSトランジスクの閾値を大き くとるためにN型暦32の濃度を十分高く選んでも、 p · ゲート35との耐圧は高くできる。なお、第1 図に示した実施例では、N型層25とp゚ゲート29 とが直接接触しているため、N型層25の濃度を高 くするのには限界がある。

MOSトランジスタはPチャネルなので、寄生MOSトランジスタの閾値を上げるには、トレンチ直下のN型不純物濃度を上げればよいことになる。

第1図は、トレンチ側面及び底部のSi表面付近 のN型不純物濃度を上げた本願第1発明の実施例 を示す図であり、第2図は、トレンチ底部のSi表 面濃度を上げた、他の実施例を示す図である。第 1 図に示した構成のトレンチ分離構造を作成する には、まず酸化膜等をマスクにして、エピタキシ +ル暦2を形成したSI基板にトレンチを掘り込み、 トレンチ以外のSI表面をマスクしたまま、Pocl, ・リンドープSIO』,ヒ素ドープSIO』等を用い てトレンチ内側のSIにN型不純物をドープする。 第1図において、25はこのドーピングによってN 型温度を上げた部分である。ドーピングの際に形 成されたPSG、AsSGを除去し、薄い热酸化膜 26でトレンチ内Siを組織した後、ノンドープポリ シリコン27でトレンチを埋め込む。その後、トレ ンチ内ポリシリコン27及びSi基板表面を酸化して 厚い酸化膜28を形成し、次いで以後のプロセスに

先に述べたように、隣接セルのp・ゲート間に 寄生MOSトランジスタが形成されることによっ て、両p・ゲート間にチャネルができるものであ るから、このチャネルの発生を阻止するには寄生 MOSトランジスタを除去してやればよい。第3 図のは、このように構成した本願第2発明の実施 例を示す図である。トレンチ側面41は強い無耐化 膜等の絶縁膜42で絶縁し、トレンチ底部43は基板 のSIが露出した状態でトレンチ内にノンドープポ リシリコン44を埋め込む。このトレンチ分離構造 の等価回路を第3図四に示す。両p・ゲートC... G: が容量 C1. C:を介してノンドープポリシリ コン44に接続される。ノンドープポリシリコン44 は極めて大きな抵抗Rをもつ導体とみなされるの で、この抵抗Rを通してドレイン電圧V。に接続 される。

この実施例では、トレンチ底部43は、隣接セルのp・ゲート間に極めて大きな電位差が存在し、p・ゲート45とn・エピタキシャル層 2 の間の空 乏層がトレンチ底部に速することがない限り N 砂 のままであり、したがって、チャネルは生じない。 この時、トレンチ底部43のSi 電位は V。 である。 第 3 図(B)において46で示した部分がトレンチ底部 43のSi に相当する。

. •

.. :

ところで、この構成においてトレンチが液かったり、エピタキシャル層 2 の不純物濃度が低く容易に空乏化する場合には、p ・ ゲート45とエピタキシャル層 2 の間にできる空乏層がトレンチ底部43にまで達することがありうる。この時、Si 基板2 とボリシリコン44の界面付近に存在する準位で発生する過剰な電荷により、大きな暗出力を発生するおそれがあると同時に、この空乏層が娯のなり、極端なるとの原因になり、極端ない内に侵入するとスミアの原因にバルクチャネル合には隣接セルのp・ゲート間にバルクチャネルを形成する可能性も出てくる。

第4図に示す実施例が、この欠点を解決したものである。この実施例は厚い酸化膜をマスクにしてS1基板にトレンチを掘り込み、トレンチ表面を酸化した後、トレンチ底部の酸化膜のみ異方性エッチングで除去し、トレンチ底部にN型不純物を

SiO. 絶縁膜52とSi57の界面に存在する界面単位を常に電子で埋めておくことができるので、界面単位からの過剰な電荷発生を防ぐことができ、したがって暗出力を小さく抑えるのに有効である。

第4図に示した第2実施例の効果、すなわち、トレンチ底部を常にN型に保つことによって確実に素子分離ができ、またトレンチ内ポリシリコンがn・基板と同じ正電位になるのでトレンチ側面のSiを蓄積層とすることができ、更にp・ゲートとトレンチ底部のn・拡散層との耐圧を高くすることができるという効果を、より確実に引き出すことができるようにした他の実施例を第5図に示す。

イオン注入してから、ノンドーブポリシリコン51で埋め込むものである。この構造ではトレンチ側面は絶縁膜52で保護され、隣接セルのp・ゲート53、54が接触することはないし、トレンチ底部56にはN型層55が形成され、p・ゲート53あるいは54とn・エピタキシャル層2の間にできる空乏層が、トレンチ底部56を空乏化することはない。またこの時のN型層の濃度は十分高く選ぶことができるので、確実に素子分離ができると同時に、p・ゲート53、54とN型層55とが直接接触することがないので、両者の接合耐圧は十分高くとることができる。

更に、プロセス中の熱工程を通してN型層55からノンドープポリシリコン51へN型不純物が拡散することにより、ポリシリコン51がドーピングされ、ポリシリコン全体がn・基板 I と同じ正電位にパイアスされる。

このパイアスによりトレンチ側面のSi57は、p. ゲート53,54の電位にあまり影響されずに蓄積層にしておくことができる。これはトレンチ側面の

最初にノンドープポリシリコンとして堆積してから、Pocl。等でN型にドープしてもよい。このようにドープトポリシリコン61でトレンチを埋め戻すことにより、ポリシリコンを低抵抗導体とみなすことができると同時に、高濃度N型不純物拡散源として扱うことができる。なお63はp・ゲートである。

また第4図に示した第2実施例のイオン注入によってトレンチ底部にn・層を形成する方法では、トレンチ形状やイオンの入射角度等によってトレンチ側面にもN型不純物が導入されるおそれがあるので、p・ゲート53、54とN型層55、すなわちドレイン基板1との耐圧低下を招く危険性がある。しかし、この第5図に示した第3の実施例では、このような不都合は生じない。

(発明の効果)

以上実施例に基づいて説明したように、本願各 発明によれば、高密度SITイメージセンサの素 子分離をIµm程度の平面寸法で行える海分離方 式において、溝の底部あるいは底部と側面の半苺 体基板の表面が、イメージセンサ動作中のいずれのパイアス条件下でも速電型を反転させることがないように構成したので、隣接素子のゲート間に 寄生チャネルが形成されることがなくなり、良好な素子分離が得られる。

4. 図面の簡単な説明

第1図は、本願第1発明の一実施例によるSI


Tイメージセンサの優略断面を示す図、第2図は、第2図は、第1発明の第2実施例によるSITイメージセンサの優略断面を示す図、第3図のは、センサの優略が回る、第3図のは、その等価例によるSITイメージを価値を示す図、第3図の第2実施例によるS図の第4図の第2を所が図、第2発略断面を示す図、第6図は、サの優略断面を示す図、第6図は、センサの優略断面でより形成、第6図は、イメージサのの数方式により形成、第6図は、ボージセンサの優略断面図、第6図は、モの形成では、第12回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、その等6回のは、第12回のは、第12回のは、第12回のは、第12回のは第12回のは第12回のは第12回のは第12回のは第12回のでは、第12回のでは第12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回のでは、12回ので

す図、第8図は、SITイメージセンサのエピタ キシャル暦の不純物濃度の深さ方向のプロファイ ルを示す図である。


図において、1はn°基板、2はn°エピタキシャル層、25はN型層、26は熱酸化膜、27はポリシリコン、28は酸化膜、29はp°ゲート、31は熱酸化膜、32はN型層、33はポリシリコン、34は酸化膜、35はp°ゲート、41はトレンチ側面、42は絶縁膜、43はトレンチ底部、44はノンドープポリンリコン、45はp°ゲート、51はノンドープポリシリコン、52は絶縁膜、53,54はp°ゲート、55はN型層、56はトレンチ底部、61はドープトポリシリコン、62はn°拡散層、63はp°ゲートを示す。


特許出願人 オリンパス光学工業株式会社 代理人弁理士 最 上 健 治 (と選集)

第 | 図




第 2 図






第 4 図



第 5 図



第 6 図

